Остання редакція: 2025-12-15
Анотація
У досліджені розглянуто підхід до автоматичної оптимізації цифрових логічних схем із використанням методів штучного інтелекту. Основна увага приділяється можливостям застосування машинного навчання для мінімізації кількості логічних елементів, скорочення затримок сигналів і зниження енергоспоживання. Запропоновано загальну модель, у якій алгоритми Штучний Інтелект аналізують структуру схеми та формують оптимізовану версію без втрати функціональності. Отримані результати демонструють потенціал використання інтелектуальних методів у процесах цифрового проєктування, що відкриває нові перспективи для автоматизації схемотехнічного синтезу.
Ключові слова
Посилання
1. Mano M. M., Ciletti M. D. Digital Design: With an Introduction to the Verilog HDL. — Pearson, 2021.
2. Sutter B., et al. “AI-assisted logic optimization in FPGA design.” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2023.
3. Hinton G., LeCun Y., Bengio Y. “Deep learning for hardware optimization.” Nature Machine Intelligence, 2022.
4. Brown S., Rose J. Field-Programmable Gate Arrays and Reconfigurable Computing. — Morgan Kaufmann, 2019.
5.Азаров О. Д., Гарнага В. А., Клятчeнкo Я. М., Тарасенко В. П.. Комп`ютерна схемотехніка. Комп`ютерна схемотехніка [Текст] : підручник / О. Д. Азаров, В. А. Гарнага, Я. М. Клятчeнкo, В. П. Тарасенко. – Вінниця : ВНТУ, 2018. – 230 с.